Pada tingkat yang paling sederhana, cache L3 hanyalah versi cache L2 yang lebih besar dan lebih lambat. Kembali ketika sebagian besar chip adalah prosesor single-core, ini umumnya benar. Cache L3 pertama sebenarnya dibangun di motherboard itu sendiri, terhubung ke CPU melalui bus back-side (berbeda dari FSB). Ketika AMD meluncurkan keluarga prosesor K6-III, banyak motherboard K6/K-2 yang ada dapat menerima K6-III juga. Biasanya board ini memiliki cache L2 512K-2MB — ketika K6-III, dengan cache L2 terintegrasi dimasukkan, cache berbasis motherboard yang lebih lambat ini menjadi L3.
Pada pergantian abad, menambahkan cache L3 tambahan pada sebuah chip telah menjadi cara mudah untuk meningkatkan kinerja — Pentium 4 “Extreme Edition atau EE” pertama yang berorientasi konsumen dari Intel adalah Gallatin Xeon dengan 2MB L3 on-die. Menambahkan cache itu cukup untuk membeli Pentium 4 EE dengan peningkatan kinerja 10-20 persen di atas lini Northwood standar.
Cache dan Multi-Core
Ketika prosesor multicore menjadi lebih umum, cache L3 mulai muncul lebih sering pada perangkat keras konsumen. Chip ini, seperti Intel Nehalem dan AMD K10 (Barcelona) menggunakan L3 lebih dari sekadar backstop yang lebih besar dan lebih lambat untuk L2. Selain fungsi ini, cache L3 sering digunakan bersama di antara semua prosesor pada satu bagian silikon. Itu berbeda dengan cache L1 dan L2, yang keduanya cenderung pribadi dan didedikasikan untuk kebutuhan masing-masing inti tertentu. (Desain Bulldozer AMD adalah pengecualian untuk ini — Bulldozer, Piledriver, dan Steamroller semuanya berbagi cache instruksi L1 yang sama antara dua inti di setiap modul). Prosesor AMD Ryzen berdasarkan inti Zen, Zen+, dan Zen 2 semuanya memiliki L3 yang sama, tetapi struktur modul CCX AMD membuat CPU berfungsi lebih seperti memiliki cache L3 2x8MB, satu untuk setiap klaster CCX , tidak seperti cache L3 terpadu seperti CPU Intel standar.
Cache L1/L2 khusus dan L3 bersama bukanlah satu-satunya cara untuk merancang hierarki cache, tetapi ini adalah pendekatan umum yang diadopsi oleh banyak vendor. Memberi setiap inti individu L1 dan L2 khusus memotong latensi akses dan mengurangi kemungkinan crash cache — yang berarti dua inti berbeda tidak akan menimpa data penting yang diletakkan yang lain di lokasi sama. Cache L3 umum lebih lambat tetapi jauh lebih besar, yang berarti dapat menyimpan data untuk semua inti sekaligus. Algoritme canggih digunakan untuk memastikan bahwa Core 0 cenderung menyimpan informasi yang paling dekat dengan dirinya sendiri, sementara Core 7 di seluruh die juga menempatkan data yang diperlukan lebih dekat dengan dirinya sendiri.
Tidak seperti L1 dan L2, yang hampir selalu berfokus pada CPU dan khusus, L3 dapat digunakan bersama dengan perangkat atau kemampuan lain. CPU Sandy Bridge Intel berbagi cache L3 8MB dengan inti grafis on-die (Ivy Bridge memberi GPU cache L3 khusus sebagai pengganti seluruh 8 MB). Dokumentasi Intel Tiger Lake menunjukkan bahwa cache CPU onboard juga dapat berfungsi sebagai LLC untuk GPU.
Berbeda dengan cache L1 dan L2, keduanya biasanya permanen dan hanya sedikit berbeda (dan sebagian besar terkait permasalahan budget), AMD dan Intel menawarkan chip yang berbeda dengan jumlah L3 yang sangat berbeda. Intel biasanya menjual setidaknya beberapa Xeon dengan jumlah inti yang lebih rendah, frekuensi yang lebih tinggi, dan rasio cache-per-CPU L3 yang lebih tinggi. AMD Epyc 7F52 memasangkan cache L3 256MB penuh hanya dengan 16 core dan 32 thread.
Saat ini, L3 dicirikan sebagai kumpulan memori cepat yang umum untuk semua CPU pada SoC. Ini terjaga keamanannya secara independen dari inti CPU lainnya dan dapat dipartisi secara dinamis untuk menyeimbangkan kecepatan akses, konsumsi daya, dan kapasitas penyimpanan. Meskipun tidak secepat L1 atau L2, sering kali lebih fleksibel dan memainkan peran penting dalam mengelola komunikasi antar-inti. Juga tidak jarang melihat cache L3 digunakan sebagai LLC yang dibagikan oleh CPU dan GPU, atau bahkan melihat cache L3 besar muncul di kartu grafis seperti arsitektur RDNA2 AMD.